Glossary · Packaging | VISEMI Foundation

2.3D packaging (2.3D)

Informal label for packages where dies sit side by side on an organic interposer with redistribution layers (RDL), giving finer wiring than a circuit board but coarser than a silicon interposer. Not a formal standard; usage varies by company.Cách gọi không chính thức cho package đặt các die cạnh nhau trên interposer hữu cơ có các lớp đi dây lại (RDL), dây mịn hơn bo mạch nhưng thô hơn silicon interposer. Đây không phải chuẩn chính thức, mỗi hãng dùng một kiểu.

2.5D packaging (2.5D)

Packaging in which several dies sit side by side on a shared interposer, usually silicon, that wires them together; it sits between a flat 2D package and fully stacked 3D.Đóng gói đặt nhiều die cạnh nhau trên một interposer dùng chung, thường bằng silicon, để nối dây giữa chúng; nằm giữa package phẳng 2D và package xếp chồng 3D.

3.5D packaging (3.5D)

Packaging that combines both ideas: some logic dies are stacked vertically (3D, often with hybrid bonding) and the stacks then sit beside other dies on a shared interposer (2.5D). The name is informal; Broadcom and Intel use it.Đóng gói kết hợp cả hai: một số die logic được xếp chồng theo chiều dọc (3D, thường dùng hybrid bonding), rồi các chồng này được đặt cạnh các die khác trên interposer dùng chung (2.5D). Tên gọi không chính thức; Broadcom và Intel đều dùng.

3D packaging (3D)

Packaging that stacks dies on top of each other and joins them through microbumps or hybrid copper-to-copper bonds, often with TSVs carrying signals through the dies, so the stack works as one device in a smaller footprint.Đóng gói chip bằng cách xếp die theo chiều dọc và ghép chúng qua microbump hoặc mối nối đồng với đồng của hybrid bonding; TSV thường dẫn tín hiệu xuyên qua các die, giúp cả chồng hoạt động như một linh kiện trên diện tích nhỏ hơn.

Advanced packaging (AP) đóng gói tiên tiến

Packaging with far denser connections than traditional packaging, made with processes borrowed from the fab; it often places several dies side by side or stacked in one package to shorten the paths between them.Đóng gói chip với các liên kết điện dày đặc hơn hẳn đóng gói truyền thống, làm bằng những quy trình mượn từ fab; cách làm này thường đặt nhiều die cạnh nhau hoặc xếp chồng trong cùng một package để rút ngắn đường đi giữa chúng.

AMD

Advanced Micro Devices, a US chip-design company that makes CPUs and GPUs. In 2009 its manufacturing operations became GlobalFoundries, and it now has its chips made by foundries such as TSMC and GlobalFoundries.Advanced Micro Devices, công ty thiết kế chip của Mỹ, làm CPU và GPU. Năm 2009, các cơ sở sản xuất của AMD trở thành GlobalFoundries; hiện AMD thuê các foundry như TSMC và GlobalFoundries làm chip.

AMD Instinct MI300 (MI300)

AMD's family of data-center AI accelerators, launched in December 2023. Compute chiplets are stacked on base dies and placed with HBM3 memory on an interposer; MI300A pairs CPU and GPU cores, MI300X is GPU only.Dòng chip tăng tốc AI cho trung tâm dữ liệu của AMD, ra mắt tháng 12 năm 2023. Các chiplet tính toán được xếp chồng lên die nền và đặt cùng bộ nhớ HBM3 trên interposer; MI300A kết hợp lõi CPU và GPU, MI300X chỉ có GPU.

Amkor Technology (Amkor)

US company that packages and tests chips for other chipmakers (an OSAT, outsourced assembly and test), with large plants across Asia, including one in Bắc Ninh, Vietnam.Công ty Mỹ nhận đóng gói và kiểm thử chip cho các hãng khác (một OSAT), có nhiều nhà máy lớn ở châu Á, trong đó có một nhà máy ở Bắc Ninh.

Angstrom (Å)

A tenth of a nanometre, close to the size of an atom (a silicon atom is about two angstroms across); atomic-layer processes control film thickness at this level.Một phần mười nanomet, gần bằng kích thước một nguyên tử (nguyên tử silicon rộng khoảng hai angstrom); các quy trình lắng đọng từng lớp nguyên tử kiểm soát độ dày màng ở mức này.

area array

A layout that spreads a package's connections across its whole underside, such as a ball grid array, instead of only along the edges. It fits far more connections than edge pins.Cách bố trí các điểm kết nối rải khắp mặt đáy của package, như ball grid array, thay vì chỉ dọc theo cạnh. Nhờ đó chứa được nhiều kết nối hơn hẳn so với chân ở cạnh.

Arm

British company in Cambridge that designs processor architectures and cores and licenses them to other chipmakers; since March 2026 it also sells chips of its own design, made by outside foundries. Its processor designs are used in almost all smartphones.Công ty Anh ở Cambridge thiết kế kiến trúc và lõi vi xử lý rồi cấp phép cho các hãng chip khác; từ tháng 3/2026, Arm còn bán cả chip do mình thiết kế, do các foundry bên ngoài sản xuất. Thiết kế bộ xử lý của Arm có mặt trong hầu hết điện thoại thông minh.

ASE Technology Holding (ASE, ASE Group)

Taiwanese company in Kaohsiung, the world's largest OSAT as of 2024: it packages and tests chips for other chipmakers. It is the holding company of Advanced Semiconductor Engineering (ASE) and Siliconware Precision Industries (SPIL).Công ty Đài Loan ở Cao Hùng (Kaohsiung), OSAT lớn nhất thế giới tính đến năm 2024, chuyên đóng gói và kiểm thử chip cho các hãng khác. Đây là công ty mẹ của Advanced Semiconductor Engineering (ASE) và Siliconware Precision Industries (SPIL).

Atomic Layer Deposition (ALD) lắng đọng nguyên tử

Self-limiting deposition that builds a film in repeated cycles (precursor dose, purge, co-reactant, purge), each adding a controlled amount, usually less than one atomic layer; it coats even deep, narrow features evenly, at the cost of speed.Phương pháp lắng đọng tự giới hạn, tạo màng qua nhiều chu trình lặp lại (cấp tiền chất, thổi sạch, cấp chất đồng phản ứng, thổi sạch), mỗi chu trình thêm một lượng vật liệu có kiểm soát, thường chưa tới một lớp nguyên tử; màng phủ đều cả những rãnh sâu và hẹp, đổi lại tốc độ chậm.

atomic layer etch (ALE)

Self-limiting etching that removes a controlled thin amount of material in repeated cycles: first modifying the surface, then removing the modified material. It is precise but slow.Kỹ thuật khắc tự giới hạn, gỡ một lượng vật liệu mỏng có kiểm soát qua các chu trình lặp lại: trước hết biến đổi bề mặt, sau đó lấy đi phần đã biến đổi. Phương pháp này chính xác nhưng chậm.

Ball grid array (BGA)

A surface-mount chip package with a grid of solder balls on its underside instead of legs; the balls melt onto matching copper pads on the circuit board, allowing many connections in a small area.Kiểu đóng gói gắn bề mặt có một lưới bi hàn ở mặt dưới thay cho chân; khi gia nhiệt, các bi hàn nóng chảy và nối vào các pad đồng tương ứng trên bo mạch, nhờ đó có rất nhiều kết nối trên một diện tích nhỏ.

Blackwell

NVIDIA's GPU architecture announced in 2024; a Blackwell GPU packs 208 billion transistors on two dies joined in one package.Kiến trúc GPU của NVIDIA công bố năm 2024; một GPU Blackwell chứa 208 tỷ transistor trên hai die ghép trong cùng một package.

Broadcom

US semiconductor and infrastructure-software company whose chips include networking chips and radio front-end modules for phones, and which, since acquiring VMware, also sells virtualization software.Công ty bán dẫn và phần mềm hạ tầng của Mỹ, làm chip mạng và module front-end vô tuyến cho điện thoại; từ khi mua lại VMware, hãng có thêm phần mềm ảo hóa.

bulk acoustic wave (BAW)

A type of radio filter in which a sound wave bounces up and down through the thickness of a thin piezoelectric film between two electrodes. Phones use BAW filters to pick out one frequency band; they work well at high frequencies.Loại bộ lọc sóng vô tuyến trong đó sóng âm dội lên xuống theo bề dày của một màng áp điện mỏng giữa hai điện cực. Điện thoại dùng bộ lọc BAW để chọn đúng một băng tần; chúng hoạt động tốt ở tần số cao.

bump

A small ball or pillar of solder or copper on a chip's pad. It joins the chip face down to a substrate or another die, replacing wire bonds and carrying signal and power.Hạt hoặc trụ nhỏ bằng thiếc hàn hay đồng đặt trên pad của chip. Nó nối chip úp mặt xuống substrate hoặc die khác, thay cho dây bond và truyền tín hiệu lẫn điện.

C4 bump (C4)

Solder bump used in flip chip joining, from controlled collapse chip connection, a method IBM introduced in the 1960s. The chip is flipped face down and the solder melts to form each connection.Hạt thiếc hàn dùng trong flip chip, viết tắt của controlled collapse chip connection, phương pháp IBM đưa ra từ thập niên 1960. Chip được lật úp và thiếc nóng chảy tạo thành từng điểm nối.

cavity

A hollow space left inside a package, above the part of the die that must not be touched, such as the sensing area of a sensor or the vibrating part of an acoustic filter.Khoang trống chừa lại bên trong package, phía trên phần của die không được chạm vào, chẳng hạn vùng cảm biến của sensor hay phần dao động của chip lọc sóng.

Central Processing Unit (CPU)

The general-purpose processor that runs the operating system and most programs; it has a few powerful cores tuned for low latency.Bộ xử lý đa năng chạy hệ điều hành và hầu hết chương trình; CPU có ít lõi nhưng mạnh, được tối ưu cho độ trễ thấp.

ceramic package

A package with a ceramic body, often sealed with a metal or glass lid. It costs more than plastic but is stronger, sheds heat better and seals out air and moisture, so it suits aerospace and other high-reliability uses.Package có thân bằng gốm sứ, thường đậy kín bằng nắp kim loại hoặc thủy tinh. Đắt hơn nhựa nhưng bền hơn, tản nhiệt tốt hơn và kín với khí và hơi ẩm, nên hợp cho hàng không vũ trụ và các ứng dụng cần độ tin cậy cao.

Chip on Wafer on Substrate (CoWoS)

TSMC's 2.5D packaging platform: chips and HBM memory sit side by side on an interposer, which is then mounted on a package substrate. It comes in S (silicon), R (RDL) and L (silicon bridges) versions.Nền tảng đóng gói 2.5D của TSMC: chip và bộ nhớ HBM đặt cạnh nhau trên một interposer, rồi interposer được gắn lên substrate của package. Có các phiên bản S (silicon), R (RDL) và L (cầu silicon).

chip scale package (CSP)

A package no more than about 1.2 times the area of the die it holds, mounted directly on the board. Wafer-level versions form the package on the wafer itself, so it ends up nearly the size of the die.Package có diện tích không quá khoảng 1,2 lần die bên trong, gắn trực tiếp lên bo mạch. Phiên bản cấp wafer tạo package ngay trên wafer nên kích thước gần bằng die.

Chiplet

A small die that does one part of a system and is packaged together with other dies to make one larger chip; also called a dielet (DARPA's term).Một die nhỏ đảm nhận một phần của hệ thống, được đóng gói chung với các die khác để tạo thành một con chip lớn hơn; còn gọi là dielet (thuật ngữ của DARPA).

co-design

Designing the chip and its package together, with shared checks, instead of one after the other. Package choices change a chip's power delivery, signals and heat, so the two teams sign off jointly.Thiết kế chip và package cùng nhau, với các bước kiểm tra chung, thay vì lần lượt. Lựa chọn package ảnh hưởng đến cấp nguồn, tín hiệu và nhiệt của chip, nên hai nhóm cùng ký duyệt.

Co-packaged optics (CPO)

Placing optical engines in the same package as a switch chip, so the electrical path between them shrinks from centimetres of board trace to millimetres, cutting power per bit and signal loss compared with pluggable modules.Cách đặt khối quang (optical engine) vào chung một package với chip chuyển mạch, để đường tín hiệu điện giữa hai bên rút từ hàng centimet trên bo mạch xuống còn vài milimet. Nhờ vậy năng lượng tiêu tốn cho mỗi bit và suy hao tín hiệu đều thấp hơn so với module quang cắm rời.

coefficient of thermal expansion mismatch (CTE mismatch)

The difference in how much joined materials expand as they heat up, for example silicon and an organic substrate. The difference builds stress that can warp the package or crack bumps and layers.Sự chênh lệch hệ số giãn nở nhiệt giữa các vật liệu ghép với nhau, chẳng hạn silicon và substrate hữu cơ; sự chênh lệch ấy tạo ứng suất, có thể làm cong package hoặc nứt bump và các lớp.

Complementary Metal-Oxide-Semiconductor (CMOS)

A fabrication process that uses complementary and symmetrical pairs of p-type and n-type MOSFETs for logic functions.Quy trình chế tạo sử dụng các cặp MOSFET kênh P và kênh N đối xứng, bù trừ nhau cho các chức năng logic.

copper-to-copper bonding (Cu-Cu bonding)

Joining two chips by pressing their copper pads directly together with no solder, so connections can sit much closer than bumps allow. It is the core of hybrid bonding.Nối hai chip bằng cách ép trực tiếp các pad đồng vào nhau mà không dùng thiếc hàn, nhờ vậy các kết nối có thể dày hơn nhiều so với bump. Đây là cốt lõi của hybrid bonding.

CoWoS-L

The CoWoS version with an RDL interposer plus small silicon bridges (local silicon interconnect, LSI) placed only where dense wiring is needed. It scales larger than a full silicon interposer. TSMC began volume production in 2024.Phiên bản CoWoS dùng RDL interposer kèm các cầu silicon nhỏ (local silicon interconnect, LSI) chỉ đặt nơi cần đi dây dày. Làm được kích thước lớn hơn một silicon interposer nguyên tấm. TSMC bắt đầu sản xuất hàng loạt năm 2024.

CoWoS-R

The CoWoS version whose interposer is polymer and copper redistribution layers (RDL) instead of silicon. It is cheaper and scales to larger sizes, but its wiring is coarser.Phiên bản CoWoS có interposer làm từ polymer và các lớp đi dây lại bằng đồng (RDL) thay vì silicon. Rẻ hơn và mở rộng được kích thước lớn, nhưng dây thô hơn.

CoWoS-S

The original CoWoS version, with one large silicon interposer that has fine wiring and through-silicon vias. It gives the densest connections but is costly and limited in size.Phiên bản CoWoS đầu tiên, dùng một silicon interposer lớn có dây mịn và via xuyên silicon (TSV). Cho liên kết điện mịn nhất trong họ CoWoS nhưng đắt và bị giới hạn về kích thước.

CT Semiconductor

Vietnamese company headquartered in Ho Chi Minh City, part of CT Group, that assembles, packages and tests chips for other chipmakers (an OSAT); in 2025 it began the second phase of its first plant at Thuận An, Bình Dương (now part of Ho Chi Minh City), building the clean room and installing the equipment.Doanh nghiệp Việt Nam có trụ sở ở TP. Hồ Chí Minh, thành viên của CT Group, chuyên lắp ráp, đóng gói và kiểm thử chip cho các hãng khác (OSAT); năm 2025, công ty bắt đầu giai đoạn 2 của nhà máy đầu tiên ở Thuận An, Bình Dương (nay thuộc TP. Hồ Chí Minh), xây phòng sạch và lắp đặt máy móc.

Defect density

The number of physical or electrical defects found per unit area on a wafer, which directly impacts overall yield.Số khuyết tật vật lý hoặc điện tìm thấy trên một đơn vị diện tích wafer, ảnh hưởng trực tiếp đến tỷ lệ thành phẩm chung.

Dennard scaling

The observation that as transistors get smaller, their power density stays constant, so power use scales down with area.Nguyên lý cho rằng khi transistor nhỏ lại, mật độ công suất giữ nguyên, giúp mức tiêu thụ điện giảm tỷ lệ thuận với diện tích.

Dicing

Cutting a finished wafer into individual dies, usually with a dicing saw, or by laser cutting or scribing and breaking. Also called die singulation.Cắt một wafer đã hoàn tất thành từng die riêng, thường bằng dao cắt chuyên dụng (dicing saw), hoặc bằng laser, hoặc vạch rồi bẻ. Còn gọi là die singulation.

Die

One small block of semiconductor cut from a finished wafer, carrying one copy of the chip's circuit. Most dies are packaged before use; a packaged chip can hold one die or several joined together.Một mảnh bán dẫn nhỏ được cắt ra từ wafer đã chế tạo xong, mang trọn một mạch của con chip. Phần lớn die được đóng gói trước khi dùng; một con chip đóng gói có thể chứa một die hoặc nhiều die ghép lại với nhau.

die attach

The assembly step that mounts a die onto a package or substrate, usually with epoxy or solder, before it is wired up. Flip chip dies skip it because their bumps do the joining.Bước lắp ráp gắn die lên package hoặc substrate, thường bằng keo epoxy hoặc thiếc hàn, trước khi nối dây. Die flip chip bỏ qua bước này vì bump đã làm việc nối.

die-to-die interconnect

The interconnect that carries signals directly between two dies in one package, such as chiplets. UCIe is an open standard covering its physical layer and protocols.Liên kết điện (interconnect) truyền tín hiệu trực tiếp giữa hai die trong cùng một package, chẳng hạn các chiplet. UCIe là chuẩn mở cho loại liên kết này, gồm lớp vật lý và các giao thức.

DRAM

Dynamic random-access memory, the main memory that holds a program's data; getting data out of it fast enough is often the bottleneck for AI.Bộ nhớ truy cập ngẫu nhiên động, bộ nhớ chính chứa dữ liệu của chương trình; việc lấy dữ liệu từ DRAM cho kịp thường là điểm nghẽn của AI.

Dual In-line Package (DIP)

A rectangular package with two parallel rows of pins that go through holes in a circuit board. Devised at Fairchild in 1965 (the first had a 14-lead ceramic body), it dominated in the 1970s and 1980s and is still used today.Package hình chữ nhật có hai hàng chân song song cắm xuyên qua lỗ trên bo mạch. Kiểu này ra đời tại Fairchild năm 1965 (chiếc đầu tiên có thân gốm 14 chân), thống trị trong thập niên 1970 và 1980, và vẫn còn được dùng.

electromagnetic interference (EMI)

Unwanted electromagnetic energy from one circuit or device that disturbs another, for example radio parts packed close together. Shielding and spacing reduce it.Năng lượng điện từ không mong muốn từ một mạch hoặc thiết bị gây nhiễu cho mạch khác, ví dụ các linh kiện RF đặt sát nhau. Che chắn (shielding) và giãn khoảng cách giúp giảm nhiễu.

Embedded Multi-die Interconnect Bridge (EMIB)

Intel's 2.5D packaging technology: a very small silicon bridge die embedded in the package substrate links the edges of neighbouring dies with dense wiring, instead of a large silicon interposer under them all.Công nghệ đóng gói 2.5D của Intel: một cầu silicon rất nhỏ nhúng trong substrate của package, nối hai mép die kề nhau bằng mạng dây dày đặc, thay cho một silicon interposer lớn nằm dưới tất cả các die.

Embedded system hệ thống nhúng

A computer built into a larger device to do one dedicated job, such as a microcontroller whose program reads sensors and drives a radio; embedded programming means writing that firmware.Máy tính được gắn vào bên trong một thiết bị lớn hơn để làm một việc chuyên biệt, chẳng hạn một vi điều khiển chạy chương trình đọc cảm biến và điều khiển khối vô tuyến; lập trình nhúng là viết phần firmware đó.

EMI shielding

A conductive barrier, such as a metal can or a thin metal coating over a module, that blocks electromagnetic interference between nearby parts.Lớp chắn dẫn điện, như hộp kim loại hoặc lớp phủ kim loại mỏng bên ngoài module, để chặn nhiễu điện từ giữa các linh kiện gần nhau.

EMIB-T

Intel's version of EMIB, a small silicon bridge embedded in the package substrate to link neighbouring dies, with through-silicon vias (TSVs) added to the bridge. Intel says HBM raised the need for this vertical power delivery, and that it also eases converting designs made for other packaging technologies.Phiên bản EMIB của Intel: một cầu nối silicon nhỏ nhúng trong substrate của package để nối các die kề nhau, có thêm các lỗ xuyên silicon (TSV) trên cầu nối. Theo Intel, HBM làm tăng nhu cầu cấp nguồn theo chiều thẳng đứng này, và cách làm ấy còn giúp chuyển các thiết kế dành cho công nghệ đóng gói khác sang dễ hơn.

Fab nhà máy sản xuất chip

Short for semiconductor fabrication plant: a factory where integrated circuits are manufactured, including the clean room and its tools. A university's shared clean room does the same work at research scale.Tên gọi tắt của semiconductor fabrication plant, tức nhà máy sản xuất chip: nơi chế tạo vi mạch, gồm phòng sạch và các máy móc bên trong. Phòng sạch dùng chung của một trường đại học làm đúng việc ấy, ở quy mô nghiên cứu.

Fabless

A semiconductor company that designs chips but outsources the physical manufacturing to a foundry.Công ty bán dẫn chỉ thiết kế chip và thuê foundry bên ngoài sản xuất.

face-to-face bonding

Joining two dies or wafers with their active, circuit-bearing sides facing each other, which gives the shortest connection between them. Back-to-back joins the inactive silicon sides instead.Ghép hai die hoặc hai wafer sao cho hai mặt chứa mạch (mặt active) úp vào nhau, cho đường nối giữa chúng ngắn nhất. Ghép back-to-back thì nối hai mặt silicon không có mạch với nhau.

Fairchild Semiconductor (Fairchild)

US company founded in 1957 by eight engineers who left William Shockley's lab. It pioneered the silicon integrated circuit, and its alumni went on to found Intel, AMD and many other Silicon Valley firms.Công ty Mỹ do tám kỹ sư rời phòng thí nghiệm của William Shockley lập ra năm 1957. Fairchild đi tiên phong với vi mạch trên silicon, và những người từng làm ở đây về sau lập ra Intel, AMD cùng nhiều công ty khác ở Thung lũng Silicon.

fan-in

A wafer-level chip-scale package whose redistribution layer is the same size as the die, so the finished package stays about die-sized. Solder balls sit directly under the die.Loại package cấp wafer (WLCSP) có lớp đi dây lại (RDL) bằng đúng kích thước die, nên package thành phẩm chỉ to cỡ die. Các bi hàn nằm ngay dưới die.

fan-out (FOWLP)

Wafer-level packaging in which the die sits in mould compound and the redistribution layer extends beyond its edges, allowing more contacts than the die area alone. The package is larger than the die but thinner than flip chip.Kiểu đóng gói cấp wafer trong đó die nằm trong lớp molding compound và lớp đi dây lại (RDL) trải rộng ra ngoài mép die, cho nhiều điểm tiếp xúc hơn diện tích die. Package to hơn die nhưng mỏng hơn flip chip.

Fan-Out Chip on Substrate (FOCoS)

ASE's fan-out package that mounts chips, joined by fine redistribution layers, on a BGA substrate without a silicon interposer. Variants are chip-first, chip-last and Bridge, which embeds a silicon bridge.Loại package fan-out của ASE: gắn các chip, nối với nhau bằng lớp đi dây lại (RDL) mịn, lên substrate BGA mà không cần silicon interposer. Có các biến thể chip-first, chip-last và Bridge (nhúng một cầu silicon).

Final test kiểm thử cuối cùng

Testing each packaged chip after assembly on automated test equipment, with a handler that feeds the chips into sockets and sorts them by result, before they ship to customers.Kiểm thử từng con chip đã đóng gói sau khâu lắp ráp trên thiết bị kiểm thử tự động, với máy handler đưa chip vào ổ cắm thử (socket) và phân loại theo kết quả, trước khi giao cho khách hàng.

FinFET

A 3D transistor whose gate wraps the channel on three sides, introduced at the 22nm node; the fin gives it its name.Transistor 3D có cổng bao bọc kênh dẫn ở cả ba mặt, xuất hiện từ tiến trình 22nm; cấu trúc 'vây cá'.

Flip chip

Connecting a die to its package or board face-down, through small solder bumps on its pads, instead of with bond wires; the connections are shorter and denser, which suits high-performance chips.Cách nối die với substrate của package hoặc bo mạch bằng cách úp mặt die xuống, qua các bump hàn nhỏ trên các pad, thay vì dùng dây bond; kết nối ngắn hơn và dày hơn, hợp với chip hiệu năng cao.

Flip-chip ball grid array (FCBGA)

A package in which the die is joined face down through solder bumps to a substrate whose underside carries a grid of solder balls to the board; used for CPUs and GPUs in PCs, servers and cars.Kiểu đóng gói BGA trong đó die được úp mặt xuống và nối vào substrate qua các bump hàn, còn mặt dưới substrate có một lưới bi hàn để nối với bo mạch; dùng cho CPU và GPU trong PC, máy chủ và ô tô.

Foundry

A company that manufactures integrated circuits to other companies' designs, spanning photomask fabrication and wafer fabrication.Công ty sản xuất vi mạch theo thiết kế của công ty khác, bao gồm chế tạo photomask và chế tạo wafer.

Foveros

Intel's family of technologies that stack chiplets on a base die. Foveros 2.5D joins active dies face to face to a passive base die through microbumps; Foveros Direct bonds dies copper to copper by hybrid bonding.Họ công nghệ của Intel xếp chồng các chiplet lên một base die. Foveros 2.5D ghép các die active úp mặt vào một base die thụ động qua microbump; Foveros Direct nối các die đồng với đồng bằng hybrid bonding.

Gallium nitride (GaN)

A wide-bandgap semiconductor used for power electronics, fast chargers and radio-frequency devices.Chất bán dẫn vùng cấm rộng dùng cho điện tử công suất, sạc nhanh và linh kiện cao tần.

Gate-All-Around (GAA, GAAFET)

A transistor in which the gate surrounds the channel on every side, giving better control than a FinFET at very small sizes. In the nanosheet form, several thin sheet-shaped channels are stacked.Transistor có cổng bao quanh kênh dẫn ở mọi phía, kiểm soát kênh tốt hơn FinFET ở kích thước rất nhỏ. Ở dạng nanosheet, nhiều kênh mỏng hình tấm được xếp chồng lên nhau.

GlobalFoundries

US-headquartered foundry formed in 2009 from AMD's factories; it makes chips on specialty processes, including silicon photonics.Foundry có trụ sở ở Mỹ, hình thành năm 2009 từ các nhà máy của AMD; sản xuất chip trên các quy trình chuyên biệt, trong đó có silicon photonics.

Graphics Processing Unit (GPU)

A processor with thousands of simple cores that run the same operation on many data at once; built for graphics, it now trains and runs most AI models.Bộ xử lý có hàng nghìn lõi đơn giản cùng thực hiện một phép toán trên nhiều dữ liệu một lúc; vốn làm cho đồ họa, nay GPU dùng để training và chạy hầu hết mô hình AI.

Hana Micron

South Korean company that packages and tests chips, memory chips especially, for other chipmakers (an OSAT), with plants at Yên Phong in Bắc Ninh and at Vân Trung (Bắc Giang until 2025, now part of Bắc Ninh province), Vietnam.Công ty Hàn Quốc nhận đóng gói và kiểm thử chip, nhất là chip nhớ, cho các hãng khác (một OSAT), có nhà máy ở Yên Phong (Bắc Ninh) và Vân Trung (trước năm 2025 thuộc Bắc Giang, nay thuộc tỉnh Bắc Ninh).

HBM4

Sixth-generation High Bandwidth Memory, after HBM, HBM2, HBM2E, HBM3 and HBM3E. JEDEC's April 2025 standard doubles the interface to 2,048 bits per stack, with up to 8 Gb/s per pin, about 2 TB/s, 4 to 16 dies and up to 64 GB per stack.Bộ nhớ High Bandwidth Memory thế hệ thứ sáu, sau HBM, HBM2, HBM2E, HBM3 và HBM3E. Chuẩn JEDEC tháng 4 năm 2025 nâng giao diện lên 2.048 bit mỗi chồng, tối đa 8 Gb/s mỗi chân, khoảng 2 TB/s, 4 đến 16 die và tối đa 64 GB mỗi chồng.

hermetic package đóng gói kín

A package sealed airtight, usually in metal, ceramic or glass, so moisture, gases and particles are kept from the die. Early metal-can chip packages were hermetic.Package được hàn kín khí, thường bằng kim loại, gốm hoặc thủy tinh, để ngăn hơi ẩm, khí và bụi lọt tới die. Các package bằng kim loại thời đầu đều là loại kín này.

heterogeneous integration (HI) tích hợp dị thể

Putting separately made chips, often built in different processes, materials or functions, into one package so they work as a single system. Chiplets are the usual building blocks.Đưa các chip chế tạo riêng, thường khác quy trình, vật liệu hoặc chức năng, vào chung một package để chúng chạy như một hệ thống. Các chiplet là khối xây dựng thường dùng.

High Bandwidth Memory (HBM)

Memory built as a stack of DRAM dies joined by thousands of vertical connections, giving a very wide interface (1,024 bits per stack up to HBM3E, 2,048 in HBM4). It sits beside the GPU or CPU in the same package.Bộ nhớ làm từ một chồng die DRAM nối với nhau qua hàng nghìn đường dẫn xuyên thẳng đứng, cho một giao diện rất rộng (1.024 bit mỗi chồng tới HBM3E, 2.048 bit ở HBM4). HBM nằm cạnh GPU hoặc CPU trong cùng một package.

High-volume manufacturing (HVM) sản xuất hàng loạt

Running a chip process at full production scale, thousands of wafers across many tools, once it has been proven on a pilot line; the goal shifts from making it work to controlling variation and yield.Chạy một quy trình chế tạo chip ở quy mô sản xuất đầy đủ, hàng nghìn wafer trên nhiều máy, sau khi đã được chứng minh trên dây chuyền thử nghiệm (pilot line); mục tiêu chuyển từ làm cho chạy được sang kiểm soát độ biến thiên và tỷ lệ thành phẩm.

hybrid bonding

Joining stacked dies or wafers by bonding their flat surfaces, dielectric to dielectric and copper pad to copper pad, with no solder. It allows far finer connection pitch than microbumps: in image sensors it has been used since 2016; between processor dies since 2022 (AMD 3D V-Cache, 9 µm); about 6 µm has been reported for TSMC, and 3 µm is announced by Intel.Ghép các die hoặc wafer xếp chồng bằng cách dán hai bề mặt phẳng, lớp điện môi liền với lớp điện môi và điểm tiếp xúc đồng (pad) liền với pad đồng, không dùng thiếc hàn. Cách này cho pitch mịn hơn nhiều so với microbump: trong cảm biến ảnh, nó được dùng từ năm 2016; giữa các die bộ xử lý, từ năm 2022 (3D V-Cache của AMD, 9 µm); TSMC được cho là đã đạt khoảng 6 µm, còn 3 µm là mức Intel công bố.

I/O die

In a chiplet design, the die that holds the chip's links to the outside (memory controllers, PCIe and similar interfaces) rather than its compute cores; interfaces shrink poorly, so it is made on an older, cheaper node.Trong thiết kế chiplet, đây là die chứa các giao tiếp của chip với bên ngoài (bộ điều khiển bộ nhớ, PCIe và các giao tiếp tương tự) chứ không chứa lõi tính toán; phần giao tiếp khó thu nhỏ nên die này được làm trên tiến trình cũ, rẻ hơn.

Indium phosphide (InP)

A III-V semiconductor of indium and phosphorus with a direct bandgap. It is the standard material for lasers, modulators and photodetectors at the 1550 nm telecom wavelength, and can host a complete photonic integrated circuit.Chất bán dẫn III-V gồm indi và phốt pho, có vùng cấm thẳng. Đây là vật liệu tiêu chuẩn cho laser, modulator và bộ tách sóng quang ở bước sóng viễn thông 1550 nm, và có thể chứa trọn một photonic integrated circuit.

Input/output (IO, I/O)

The signals a chip or system exchanges with the outside world: inputs it receives and outputs it sends. On a chip, I/O circuits drive the pins and the links to memory and other chips.Các tín hiệu mà một con chip hay một hệ thống trao đổi với bên ngoài: đầu vào nhận về và đầu ra gửi đi. Trên chip, các mạch I/O cấp tín hiệu cho các chân và cho các đường nối tới bộ nhớ và những chip khác.

Integrated Device Manufacturer (IDM)

A semiconductor company that vertically integrates both the design and physical manufacturing of its own chips.Công ty bán dẫn tích hợp theo chiều dọc, tự thiết kế và tự sản xuất các sản phẩm vi mạch của riêng mình.

Integrated Fan-Out (InFO)

TSMC's fan-out wafer-level packaging family, which embeds chips in mould compound and wires them with redistribution layers instead of a substrate. Variants include InFO_oS (on substrate) and InFO_LSI (local silicon interconnect).Họ công nghệ đóng gói fan-out cấp wafer của TSMC, nhúng chip vào lớp mold và nối bằng các lớp đi dây lại thay cho đế. Có các biến thể như InFO_oS (trên đế) và InFO_LSI (kết nối silicon cục bộ).

Intel

US company that led CPU design for decades and also manufactures its own chips (an integrated device manufacturer, or IDM).Công ty Mỹ dẫn đầu thiết kế CPU trong nhiều thập kỷ và tự sản xuất chip của mình (IDM, công ty vừa thiết kế vừa sản xuất chip).

intellectual property reuse (IP reuse)

Using ready-made, already verified design blocks (IP cores) again in new chips instead of designing them from scratch. Chiplets extend the idea to whole finished dies.Dùng lại các khối thiết kế có sẵn, đã được kiểm chứng (IP core) trong chip mới thay vì thiết kế từ đầu. Chiplet mở rộng ý tưởng này ra cả những die đã hoàn chỉnh.

interdigital transducer (IDT) điện cực răng lược

Two interlocking comb-shaped metal electrodes on a piezoelectric material. In a SAW filter it turns an electrical signal into a surface acoustic wave and back again.Hai dãy điện cực kim loại hình răng lược đan xen nhau trên vật liệu áp điện. Trong bộ lọc SAW, nó biến tín hiệu điện thành sóng âm bề mặt rồi biến ngược lại.

Interposer

A thin base that several dies sit on side by side; its fine wiring links the dies to one another and to the package substrate. A silicon interposer passes signals down through TSVs; an RDL or organic interposer of polymer and copper has none (2.5D packaging).Tấm nền mỏng để nhiều die đặt cạnh nhau lên trên; hệ dây dẫn mịn của nó nối các die với nhau và với substrate của package. Silicon interposer đưa tín hiệu xuống qua các TSV; RDL interposer hay organic interposer làm từ polymer và đồng thì không có TSV (đóng gói 2.5D).

JCET Group (JCET)

Chinese company in Jiangyin, Jiangsu, that packages and tests chips for other chipmakers (an OSAT): the largest in mainland China and third in the world as of 2024. It bought Singapore's STATS ChipPAC in 2015.Công ty Trung Quốc ở Giang Âm (Jiangyin), tỉnh Giang Tô, chuyên đóng gói và kiểm thử chip cho các hãng khác (OSAT): lớn nhất Trung Quốc đại lục và đứng thứ ba thế giới tính đến năm 2024. Năm 2015, hãng mua lại STATS ChipPAC của Singapore.

known good die (KGD)

A bare chip that has been tested and confirmed working before it is assembled, so one bad die does not ruin a whole multi-chip package.Chip trần đã được kiểm tra và xác nhận hoạt động tốt trước khi lắp ráp, để một die hỏng không làm hỏng cả package nhiều chip.

Kyocera

Japanese maker of ceramic and electronic components; among its products are the organic substrates of flip-chip packages (FCBGA) for server processors and network chips.Hãng sản xuất linh kiện gốm và linh kiện điện tử của Nhật Bản; trong số sản phẩm của hãng có các substrate hữu cơ dùng cho package flip chip (FCBGA) của bộ xử lý máy chủ và chip mạng.

leadframe

A metal frame inside a chip package that holds the die on a central pad and carries signals from it to the outside through thin leads, joined to the die by bond wires.Khung kim loại bên trong package chip, giữ die trên một pad ở giữa và dẫn tín hiệu ra ngoài qua các chân mảnh, nối với die bằng dây bond.

leakage rò rỉ

Current that flows through a transistor when it should be off, for example electrons tunnelling through a very thin insulator. It wastes power, makes heat and grows as transistors shrink.Dòng điện vẫn chạy qua transistor khi nó lẽ ra đã tắt, chẳng hạn do electron xuyên hầm qua lớp cách điện rất mỏng. Nó tốn điện, sinh nhiệt và tăng lên khi transistor càng nhỏ.

LG Innotek

South Korean maker of electronic components; in February 2022 it decided on its first investment in factories for flip-chip package substrates (FC-BGA).Hãng sản xuất linh kiện điện tử của Hàn Quốc; tháng 2/2022, hãng quyết định khoản đầu tư đầu tiên vào nhà máy làm substrate cho package flip chip (FC-BGA).

lid nắp

The cover on top of a chip package. A ceramic package has a glass or metal lid to seal the die; on a flip-chip processor the metal lid also spreads heat into the cooler.Nắp đậy phía trên package. Package gốm dùng nắp thủy tinh hoặc kim loại để bịt kín die; với chip flip chip, nắp kim loại còn giúp tản nhiệt ra bộ tản nhiệt gắn bên trên.

local silicon interconnect (LSI)

A small silicon bridge chip embedded in the RDL interposer of TSMC's CoWoS-L, placed where two neighbouring dies meet, such as a processor and HBM, to give them dense, fine-pitch links.Chip cầu nối silicon nhỏ được nhúng trong interposer RDL của CoWoS-L (TSMC), đặt đúng chỗ hai die cạnh nhau gặp nhau, ví dụ bộ xử lý và HBM, để tạo các kết nối dày đặc, bước hẹp giữa chúng.

Machine Learning (ML)

The part of AI in which a program learns patterns from data instead of being given explicit rules.Một nhánh của AI, trong đó chương trình tự học quy luật từ dữ liệu thay vì được lập trình sẵn các quy tắc.

Marvell Technology (Marvell)

US fabless chip company based in Santa Clara, California, that designs chips for data centers and networks: Ethernet products, Fibre Channel adapters, storage controllers and custom ASICs.Công ty chip fabless của Mỹ, hoạt động từ Santa Clara, California, thiết kế chip cho data center và mạng: sản phẩm Ethernet, card Fibre Channel, bộ điều khiển lưu trữ và ASIC theo yêu cầu.

Meteor Lake

Intel's code name for its Core Ultra Series 1 laptop processors (December 2023), its first built from separate tiles. Intel designed all four tiles: Intel makes the CPU tile on Intel 4, and TSMC makes the graphics, SoC and I/O tiles; Foveros packaging joins them.Tên mã của dòng bộ xử lý laptop Intel Core Ultra Series 1 (tháng 12/2023), dòng đầu tiên Intel ghép từ nhiều tile riêng. Intel thiết kế cả bốn tile: Intel làm tile CPU trên tiến trình Intel 4, còn TSMC làm các tile đồ họa, SoC và I/O; công nghệ đóng gói Foveros nối các tile với nhau.

Microbump

A very small bump, often a copper pillar with a solder cap, that joins a die to an interposer or to another die. As of 2024, microbumps usually sit about 25 to 55 µm apart; the bumps that join the silicon to the package below are much larger.Bump rất nhỏ, thường là trụ đồng có mũ thiếc hàn, nối một die với interposer hoặc với một die khác. Tính đến năm 2024, các microbump thường cách nhau khoảng 25 đến 55 µm; các bump nối silicon với package ở tầng dưới lớn hơn nhiều.

Micron Technology (Micron)

US maker of memory chips (DRAM and NAND flash), headquartered in Boise, Idaho.Hãng sản xuất chip nhớ (DRAM và NAND flash) của Mỹ, trụ sở ở Boise, Idaho.

molding compound (EMC)

The epoxy resin material that is moulded over dies and wires to seal and protect a package. Also called epoxy molding compound (EMC); a liquid form (LMC) is used for wafer or panel level molding.Vật liệu nhựa epoxy được đúc phủ lên die và dây nối để bịt kín, bảo vệ package. Còn gọi là epoxy molding compound (EMC); dạng lỏng (LMC) dùng khi đúc ở cấp wafer hoặc panel.

molybdenum disulfide (MoS2)

A layered semiconductor material (formula MoS2). A single atomic layer has a direct bandgap of about 1.8 eV, which makes it a research candidate for ultra-thin transistors and photodetectors.Vật liệu bán dẫn dạng lớp (công thức MoS2). Một lớp nguyên tử đơn có vùng cấm trực tiếp khoảng 1,8 eV, nên được nghiên cứu để làm transistor và cảm biến ánh sáng siêu mỏng.

monolithic nguyên khối

Describes a chip built as one single die, in contrast to a chiplet design that splits the same function across several smaller dies. Bigger monolithic dies lose more yield.Chip làm trên một die duy nhất, khác với thiết kế chiplet chia cùng chức năng ra nhiều die nhỏ hơn. Die nguyên khối càng lớn thì tỷ lệ thành phẩm thường càng thấp.

Moore's Law Định luật Moore

The observation that the number of transistors on an integrated circuit doubles roughly every two years.Nhận định rút ra từ thực tế: số bóng bán dẫn (transistor) trên một vi mạch tăng gấp đôi khoảng hai năm một lần.

Murata Manufacturing (Murata)

Japanese maker of electronic components, founded in 1944 and based in Kyoto, whose products include multilayer ceramic capacitors, inductors, EMI filters and surface acoustic wave (SAW) filters for phones.Hãng sản xuất linh kiện điện tử của Nhật Bản, thành lập năm 1944, trụ sở ở Kyoto; sản phẩm gồm tụ gốm nhiều lớp (MLCC), cuộn cảm, bộ lọc nhiễu EMI và bộ lọc sóng âm bề mặt (SAW) cho điện thoại.

non-conductive film (NCF)

A pre-applied insulating adhesive film laminated on a bumped die. In thermal compression bonding it fills the gaps between bumps as the die is pressed on, and is widely used to stack HBM dies.Màng keo cách điện dán sẵn lên die có bump. Khi ép nhiệt (thermal compression bonding), màng chảy lấp đầy khoảng trống giữa các bump; được dùng nhiều để xếp chồng die HBM.

non-recurring engineering (NRE)

The one-time cost of designing, developing and testing a new product, paid once however many units are built afterwards, as opposed to the recurring cost of making each unit.Chi phí một lần để thiết kế, phát triển và kiểm thử sản phẩm mới, trả một lần dù sau đó sản xuất bao nhiêu chiếc, khác với chi phí lặp lại để làm từng chiếc.

NVIDIA

US chip-design company founded in 1993, best known for GPUs and the CUDA platform; it designs chips and has them manufactured by foundries such as TSMC.Công ty thiết kế chip của Mỹ thành lập năm 1993, nổi tiếng với GPU và nền tảng CUDA; NVIDIA thiết kế chip và thuê các foundry như TSMC sản xuất.

optical module module quang

A unit that turns electrical signals into light and back, so data can travel over fibre. In co-packaged optics, the optical engine sits inside the switch chip's package instead of in a separate pluggable module.Khối chuyển tín hiệu điện thành ánh sáng và ngược lại để dữ liệu đi qua sợi quang. Trong co-packaged optics, khối quang nằm trong package của chip chuyển mạch thay vì trong một module cắm rời.

organic interposer

An interposer made of organic material like a printed circuit board, with fine redistribution layers, used as a cheaper, larger alternative to a silicon interposer for linking dies.Interposer làm từ vật liệu hữu cơ giống bo mạch in, có các lớp đi dây mịn (RDL), dùng thay cho silicon interposer với chi phí thấp hơn và kích thước lớn hơn để nối các die.

organic substrate

The resin-based multilayer board under a flip-chip die that carries wiring from the chip's bumps to the package's solder balls. Its wires are coarser than a silicon interposer's, which limits connection density.Organic substrate là tấm bo nhựa nhiều lớp nằm dưới die flip chip, dẫn dây từ các bump của chip tới các bi hàn của package. Dây của nó thô hơn dây trên silicon interposer nên mật độ liên kết điện thấp hơn.

Outsourced Semiconductor Assembly and Test (OSAT)

A company that packages and tests other firms' chips as a contract service, the way a foundry makes them; ASE and Amkor are examples. Fabless firms buy both services instead of owning factories.Công ty nhận đóng gói và kiểm thử chip cho các hãng khác, cũng như foundry nhận sản xuất chip cho hãng khác; ASE và Amkor là hai ví dụ. Các công ty fabless mua cả hai dịch vụ này thay vì tự sở hữu nhà máy.

Package on Package (PoP)

A package stack: a memory package soldered on top of a logic package, linked by a standard interface. It saves board area and is common in smartphones.Cách xếp chồng package: package bộ nhớ được hàn lên trên package logic, nối với nhau qua giao diện chuẩn. Cách này tiết kiệm diện tích bo mạch và phổ biến trong điện thoại thông minh.

Packaging đóng gói

The final manufacturing stage that encloses a die in a protective case and connects it to the outside world; it also draws heat away, shields the die from mechanical stress and can join several dies on one substrate.Công đoạn sản xuất cuối cùng: bao bọc, bảo vệ die và nối nó với bên ngoài; đóng gói còn giúp tản nhiệt, che chắn die khỏi tác động cơ học và có thể ghép nhiều die trên cùng một substrate.

panel-level packaging (PLP)

Packaging done on large rectangular panels instead of round wafers. A panel holds more packages per run, which can lower cost, but handling and uniformity are harder.Đóng gói trên các tấm panel chữ nhật lớn thay cho wafer tròn. Mỗi lượt gia công được nhiều package hơn nên có thể giảm chi phí, nhưng việc xử lý và giữ độ đồng đều khó hơn.

Parasitics ký sinh

Unwanted resistance, capacitance and inductance that every real wire, device and package lead adds to a circuit. They slow signals and waste power, so designers estimate them early.Điện trở, điện dung và điện cảm không mong muốn mà mọi đường dây, linh kiện và chân của package thật đều thêm vào mạch. Chúng làm tín hiệu chậm và hao công suất nên người thiết kế ước lượng sớm.

passive component

A part that uses or stores energy but cannot amplify it, such as a resistor, capacitor or inductor. Packages often carry small passives beside the dies to steady power.Linh kiện chỉ tiêu thụ hoặc tích trữ năng lượng chứ không khuếch đại được, như điện trở, tụ điện, cuộn cảm. Package thường mang các linh kiện thụ động nhỏ bên cạnh die để ổn định nguồn.

piezoelectric

Describes a material that makes an electric charge when squeezed and changes shape when a voltage is applied. Phone filters use it to turn electric signals into surface acoustic waves and back.Mô tả vật liệu sinh điện tích khi bị nén và đổi hình dạng khi có điện áp. Bộ lọc trong điện thoại dùng nó để biến tín hiệu điện thành sóng âm bề mặt và ngược lại.

pitch

The center-to-center distance between neighbouring bumps or wires. A smaller pitch fits more connections in the same area; as of 2024, microbumps sit about 25 to 55 µm apart, and standard flip-chip bumps about 100 µm or more.Khoảng cách từ tâm đến tâm giữa các bump hoặc đường dây liền kề. Pitch càng nhỏ thì cùng một diện tích càng chứa được nhiều kết nối; tính đến năm 2024, microbump cách nhau khoảng 25 đến 55 µm, còn bump flip chip tiêu chuẩn khoảng 100 µm trở lên.

Planar transistor

The original flat transistor, with the gate sitting on top of the channel; it gave way to FinFET around the 22 nm node.Transistor phẳng kiểu cũ, cổng nằm trên mặt kênh dẫn; từ khoảng tiến trình 22 nm nó được thay bằng FinFET.

Power delivery

Getting electrical power from the supply to every transistor at a steady, correct voltage: the chain of voltage regulators, board and package wiring and on-chip power grid, designed to keep losses and voltage droop small.Việc đưa điện năng từ nguồn cấp tới từng bóng bán dẫn (transistor) với điện áp đúng và ổn định: chuỗi các bộ ổn áp, đường dây trên bo mạch và trong package, cùng lưới nguồn trên chip, được thiết kế để giảm tổn hao và sụt áp.

power integrity (PI)

Making sure the power supply system delivers clean, stable voltage so noise does not degrade the chip. In multi-die packages it must be checked for the whole system.Bảo đảm hệ thống cấp nguồn đưa ra điện áp sạch và ổn định để nhiễu không làm giảm hiệu năng chip. Với package nhiều die, việc này phải kiểm tra trên toàn hệ thống.

Power Management Integrated Circuit (PMIC)

A chip that converts and distributes power inside a device: it regulates the voltages each part needs, switches and sequences power, and often charges the battery. A phone carries several.Con chip chuyển đổi và phân phối điện năng trong thiết bị: nó điều chỉnh điện áp cho từng bộ phận, đóng ngắt và sắp thứ tự cấp nguồn, và thường đảm nhận việc sạc pin. Một chiếc điện thoại có nhiều PMIC.

Printed circuit board (PCB) bo mạch in

The board that holds and wires together a device's chips and other parts: layers of copper traces etched on an insulating substrate.Tấm bo mạch giữ và nối các con chip cùng linh kiện khác của thiết bị: các lớp đường đồng được khắc trên một lớp nền cách điện.

Prototype nguyên mẫu

An early working version of a product, built to test the design. For a chip it is usually the first packaged samples mounted on a test board, which customers may also use to get their own products certified.Phiên bản đầu tiên hoạt động được của một sản phẩm, làm ra để thử thiết kế. Với chip, đó thường là những mẫu đóng gói đầu tiên gắn trên bo mạch thử, mà khách hàng cũng có thể dùng để xin chứng nhận cho sản phẩm của họ.

Quad flat no-lead (QFN)

A small square package with contact pads on its underside along all four edges instead of protruding legs, often with a large exposed pad in the middle that carries heat into the circuit board.Kiểu đóng gói hình vuông nhỏ, có các pad tiếp xúc ở mặt dưới dọc bốn cạnh thay cho chân chìa ra ngoài, thường kèm một pad lớn lộ ra ở giữa giúp dẫn nhiệt xuống bo mạch.

Quad Flat Package (QFP)

A surface-mount package with thin gull-wing leads on all four edges, soldered flat onto the board. Common for microcontrollers; the leads limit how many pins fit.Package dán bề mặt có chân cong kiểu cánh chim ở cả bốn cạnh, hàn nằm phẳng lên bo mạch. Phổ biến cho vi điều khiển; chân nằm ở rìa nên số chân bị giới hạn.

Qualcomm

US fabless chip company in San Diego, California, best known for its Snapdragon phone processors and its cellular modems.Công ty thiết kế chip (fabless) của Mỹ ở San Diego, California, nổi tiếng với bộ xử lý điện thoại Snapdragon và modem di động.

Radio frequency (RF)

Radio frequency: electrical signals and electromagnetic waves oscillating from a few kilohertz to 300 GHz, used for wireless links such as cellular (including 5G), Wi-Fi and Bluetooth. RF chips generate, amplify and receive them.Radio frequency: tín hiệu điện và sóng điện từ dao động trong dải từ vài kilohertz đến 300 GHz, dùng cho các kết nối không dây như mạng di động (kể cả 5G), Wi-Fi và Bluetooth. Chip RF tạo, khuếch đại và thu các tín hiệu này.

Redistribution layer (RDL)

An extra metal wiring layer added on top of a finished die that moves its pads to new positions, for example spreading them into a grid for the solder balls of a wafer-level chip-scale package.Lớp dây kim loại bổ sung đặt lên trên die đã hoàn thành, dẫn các pad của die tới vị trí mới, chẳng hạn trải chúng thành một lưới để gắn các viên bi hàn trong kiểu đóng gói WLCSP (wafer-level chip-scale package).

Reliability độ tin cậy

A chip's ability to keep doing its job for its whole life in the field; established before launch by stress tests (heat, voltage, humidity, burn-in) on samples, set out in standards such as AEC-Q100 for cars.Khả năng con chip tiếp tục làm đúng chức năng trong suốt vòng đời sử dụng; được đánh giá trước khi ra thị trường bằng các thử nghiệm ở điều kiện khắc nghiệt (nhiệt, điện áp, độ ẩm, burn-in) trên mẫu, theo các tiêu chuẩn như AEC-Q100 cho ô tô.

RF filter chip lọc sóng

A component that lets signals in one radio-frequency band pass and blocks others, so a phone's radio receives only the wanted band. SAW and BAW filters are common types, each a small chip in its own package.Linh kiện cho tín hiệu trong một dải tần số vô tuyến đi qua và chặn các dải khác, để radio của điện thoại chỉ nhận đúng dải tần cần thiết. SAW và BAW là hai loại phổ biến; mỗi loại là một chip nhỏ nằm trong package riêng.

Rubin

NVIDIA's data-centre GPU architecture after Blackwell, built by TSMC on a 3 nm process and paired with HBM4 memory (twelve-high stacks, up to 288 GB per GPU, as of early 2026).Kiến trúc GPU trung tâm dữ liệu của NVIDIA kế tiếp Blackwell, do TSMC sản xuất trên tiến trình 3 nm và đi kèm bộ nhớ HBM4 (chồng mười hai lớp, tới 288 GB mỗi GPU, tính đến đầu năm 2026).

sacrificial layer lớp hy sinh

A temporary layer deposited during fabrication to shape a structure, then etched away. In MEMS filter packaging it leaves an empty cavity above the moving part.Lớp vật liệu tạm thời được tạo ra trong quá trình chế tạo để định hình một cấu trúc, sau đó bị khắc bỏ. Trong đóng gói bộ lọc MEMS, nó để lại một khoang trống phía trên phần chuyển động.

Samsung Electro-Mechanics

South Korean maker of electronic components in the Samsung group, including the substrates that high-end chips are mounted on (FC-BGA); in December 2021 it announced an $850 million investment to make them at its plant in Thái Nguyên, Vietnam, phased in by 2023. The plant began full-scale operation in 2024.Hãng linh kiện điện tử thuộc tập đoàn Samsung (Hàn Quốc), trong đó có substrate (đế) FC-BGA dùng cho các chip cao cấp; tháng 12/2021, hãng công bố khoản đầu tư 850 triệu USD để sản xuất loại substrate này tại nhà máy ở Thái Nguyên, Việt Nam, triển khai theo giai đoạn đến năm 2023. Nhà máy bắt đầu hoạt động toàn diện từ năm 2024.

Samsung Electronics (Samsung)

South Korean electronics company and one of the world's largest makers of memory chips, which also runs a foundry business making chips for other companies.Tập đoàn điện tử Hàn Quốc, một trong những nhà sản xuất chip nhớ lớn nhất thế giới, đồng thời có mảng foundry sản xuất chip cho các công ty khác.

silicon bridge cầu silicon

A small piece of silicon with fine wiring, set locally under the facing edges of neighbouring dies to link them at high density. Intel's EMIB embeds it in the package substrate; TSMC's CoWoS-L and Samsung's Cube-E embed it in an RDL interposer.Miếng silicon nhỏ có dây dẫn mịn, đặt cục bộ dưới hai mép đối diện của các die kề nhau để nối chúng với mật độ cao. EMIB của Intel nhúng cầu trong substrate của package; CoWoS-L của TSMC và Cube-E của Samsung nhúng cầu trong RDL interposer.

Silicon germanium (SiGe)

An alloy of silicon and germanium. Added to a transistor's channel, it strains the silicon so that charges move faster; in SiGe bipolar transistors, it makes fast, low-noise chips for radio and high-speed links.Hợp kim của silicon và germanium. Đưa vào kênh dẫn của transistor, nó làm silicon bị căng để hạt tải điện di chuyển nhanh hơn; trong transistor lưỡng cực SiGe, nó tạo ra những chip nhanh, ít nhiễu cho vô tuyến và đường truyền tốc độ cao.

silicon interposer

A thin slice of silicon under several dies with fine wiring that links them and through-silicon vias that carry signals to the substrate. It is the base of 2.5D packaging such as CoWoS.Tấm silicon mỏng nằm dưới nhiều die, có dây dẫn mịn nối các die với nhau và via xuyên silicon đưa tín hiệu xuống substrate. Đây là nền của đóng gói 2.5D như CoWoS.

Silicon photonics

Photonics built on silicon chips with the same fabrication tools as electronic chips, so optical and electronic parts can share one chip; it works mostly at the infrared fiber-optic wavelengths of 1.3 and 1.55 µm, where silicon is transparent.Photonics xây dựng trên chip silicon bằng chính các công cụ chế tạo chip điện tử, nhờ đó linh kiện quang và linh kiện điện có thể nằm chung một chip; chủ yếu hoạt động ở vùng hồng ngoại 1,3 và 1,55 µm mà sợi quang vẫn dùng, nơi silicon trong suốt.

Siliconware Precision Industries (SPIL)

Taiwanese company that packages and tests chips for other chipmakers (an OSAT), part of ASE Technology Holding since 2018.Công ty Đài Loan nhận đóng gói và kiểm thử chip cho các hãng khác (một OSAT), thuộc ASE Technology Holding từ năm 2018.

Simulation mô phỏng

Running a model of a circuit or design in software to predict how it will behave before it is built, for example its waveforms over time; it is how designers find errors while fixing them is still cheap.Chạy mô hình của một mạch hay một thiết kế trên phần mềm để dự đoán nó sẽ hoạt động ra sao trước khi chế tạo, chẳng hạn dạng sóng của nó theo thời gian; nhờ vậy người thiết kế tìm ra lỗi khi việc sửa còn rẻ.

SK hynix

South Korean memory-chip maker headquartered in Icheon, part of SK Group; one of the world's largest makers of DRAM and NAND flash, and a leader in high-bandwidth memory (HBM) for AI chips.Hãng chip nhớ Hàn Quốc, trụ sở ở Icheon, thuộc tập đoàn SK; một trong những nhà sản xuất DRAM và NAND flash lớn nhất thế giới, đồng thời dẫn đầu về bộ nhớ băng thông cao (HBM) cho chip AI.

Small Outline Package (SOP)

A surface-mount plastic package with two rows of gull-wing leads along its long sides. It takes far less board area than older through-hole packages with the same pins.Kiểu package nhựa gắn bề mặt, có hai hàng chân hình cánh chim hải âu dọc hai cạnh dài. Nó chiếm ít diện tích bo mạch hơn nhiều so với package xuyên lỗ cùng số chân.

solder ball bi hàn

A small sphere of solder on the underside of a package. Melted onto the circuit board, it forms both the electrical and the mechanical connection, as in BGA packages.Viên bi hàn nhỏ ở mặt dưới của package. Khi nung chảy lên bo mạch, nó tạo kết nối điện và liên kết cơ khí, như trong package BGA.

Substrate

In packaging, the multilayer circuit board a die is mounted on, carrying its signals and power out to the main board; an FCBGA substrate joins the die through flip-chip bumps. Wafers are also called substrates.Trong đóng gói, đây là tấm mạch nhiều lớp mà die được gắn lên, dẫn tín hiệu và điện năng của die ra bo mạch chính; substrate FCBGA nối với die qua các bump flip-chip. Wafer cũng được gọi là substrate.

surface acoustic wave (SAW)

A filter type in which interdigital electrodes turn a radio signal into a sound wave travelling on a piezoelectric surface and back. Its narrow, sharp passband suits phones.Loại chip lọc sóng dùng các điện cực xen kẽ biến tín hiệu vô tuyến thành sóng âm truyền trên bề mặt vật liệu áp điện rồi đổi ngược lại. Dải thông hẹp và sắc nét của nó phù hợp cho điện thoại.

Surface Mount Technology (SMT)

Mounting components directly onto the surface of a circuit board, where they are soldered to pads. It replaced through-hole mounting and allows smaller parts and automated assembly.Cách gắn linh kiện trực tiếp lên bề mặt bo mạch rồi hàn vào các pad. Nó thay thế kiểu gắn xuyên lỗ, cho phép linh kiện nhỏ hơn và lắp ráp tự động.

Synopsys

US maker of electronic design automation (EDA) software, the tools engineers use to design chips; with Cadence and Siemens EDA, one of the three main EDA companies.Hãng làm phần mềm tự động hóa thiết kế điện tử (EDA) của Mỹ, tức những công cụ kỹ sư dùng để thiết kế chip; cùng Cadence và Siemens EDA, đây là một trong ba hãng EDA chính.

System in Package (SiP)

Several separate chips, often with passive parts, placed side by side or stacked in one package so they work as a single system. It is less tightly integrated than a system on a chip.Nhiều chip riêng, thường kèm linh kiện thụ động, được đặt cạnh nhau hoặc xếp chồng trong một package để hoạt động như một hệ thống. Mức tích hợp thấp hơn so với system on a chip.

System on Chip (SoC)

A single chip that integrates the CPU, GPU, memory controllers and other units of a whole system, as the processor in most phones and many laptops does.Một con chip tích hợp CPU, GPU, bộ điều khiển bộ nhớ và các khối khác của cả một hệ thống, như bộ xử lý trong hầu hết điện thoại và nhiều máy tính xách tay.

System on Integrated Chips (SoIC)

TSMC's 3D stacking technology. SoIC-X joins stacked dies by hybrid bonding, copper to copper with no solder bumps; SoIC-P uses microbumps instead (as of 2025).Công nghệ xếp chồng 3D của TSMC. SoIC-X nối các die xếp chồng bằng hybrid bonding, đồng nối thẳng với đồng, không dùng bump hàn; SoIC-P thì dùng microbump (tính đến 2025).

Technology node tiến trình bán dẫn

A generation of chip-manufacturing process named in nanometers (for example 7 nm); the name marks the generation and no longer equals any physical dimension on the chip.Một thế hệ quy trình sản xuất chip, gọi theo nanomet (ví dụ 7 nm); con số này chỉ để gọi tên thế hệ, không còn ứng với kích thước vật lý nào trên chip.

Texas Instruments

US chipmaker headquartered in Dallas that designs and makes analog and embedded processing chips; its engineer Jack Kilby invented the integrated circuit in 1958.Hãng chip Mỹ có trụ sở ở Dallas, thiết kế và sản xuất chip analog và chip xử lý nhúng; kỹ sư Jack Kilby của hãng phát minh ra vi mạch vào năm 1958.

thermal interface material (TIM)

A paste, pad, adhesive or metal layer placed between a hot chip and a heat sink or lid to fill tiny gaps and carry heat across better.Lớp keo tản nhiệt, miếng đệm, chất kết dính hoặc kim loại đặt giữa chip nóng và tản nhiệt hoặc nắp để lấp các khe nhỏ và dẫn nhiệt tốt hơn.

thermal management quản lý nhiệt

Controlling chip temperature with heat sinks, thermal interface materials, fans or liquid cooling so the chip does not lose speed or fail early. Dense packages make it harder.Kiểm soát nhiệt độ chip bằng tản nhiệt, vật liệu giao diện nhiệt, quạt hoặc làm mát bằng chất lỏng để chip không giảm tốc hay hỏng sớm. Package càng dày đặc thì việc này càng khó.

through-hole chân cắm xuyên lỗ

A circuit-board method where component leads pass through drilled holes and are soldered on the other side. Strong, but costly and bulky, so surface mounting largely replaced it.Cách lắp linh kiện mà chân đi xuyên qua lỗ khoan trên bo mạch rồi hàn ở mặt bên kia. Chắc chắn nhưng tốn kém và cồng kềnh, nên phần lớn đã bị gắn bề mặt thay thế.

Through-silicon via (TSV)

A vertical electrical connection that passes right through a silicon die or wafer, so stacked dies, or a die and an interposer, can connect over very short paths instead of wire bonds.Đường nối điện thẳng đứng xuyên qua hẳn một die hoặc wafer silicon, giúp các die xếp chồng, hoặc die với interposer, nối với nhau qua quãng đường rất ngắn thay vì dùng wire bond.

TO-can

An early transistor package: a small round metal can (such as TO-39) sealed over the chip, filled with inert gas or vacuum, with leads out of the base.Kiểu package transistor đời đầu: một chiếc hộp kim loại tròn nhỏ (như TO-39) úp kín lên chip, chứa khí trơ hoặc chân không, với các chân đi ra từ đáy.

Traditional packaging đóng gói truyền thống

Conventional chip packaging, usually with a single die in each package, connected by long-established methods; advanced packaging builds on it, adding fab-like processes to merge several dies into one package.Cách đóng gói chip thông thường, trong đó mỗi package thường chỉ chứa một die, được nối bằng các phương pháp đã có từ lâu; đóng gói tiên tiến xây dựng trên nền tảng đó, bổ sung các quy trình kiểu fab để ghép nhiều die vào cùng một package.

Transistor bóng bán dẫn

The basic building block of a chip: a tiny device that controls an electric current. It can switch the current on and off, the 1s and 0s of digital logic, or amplify a signal, as analog circuits do.Thành phần cơ bản nhất của con chip: một linh kiện cực nhỏ điều khiển dòng điện. Nó có thể bật và tắt dòng điện, tức số 1 và 0 của mạch số, hoặc khuếch đại tín hiệu như trong mạch analog.

TSMC

Taiwan Semiconductor Manufacturing Company, which pioneered the pure-play foundry model in 1987 and is the largest foundry by revenue; it makes the most advanced chips for designers such as NVIDIA.Taiwan Semiconductor Manufacturing Company (Công ty Sản xuất Chất bán dẫn Đài Loan), hãng tiên phong mô hình pure-play foundry (chỉ sản xuất chip cho hãng khác) từ năm 1987 và là foundry có doanh thu lớn nhất thế giới; hãng sản xuất những con chip tiên tiến nhất cho các công ty thiết kế như NVIDIA.

underfill

An insulating epoxy flowed into the gap between a flip chip and its substrate after soldering. It strengthens the joints, spreads stress and helps conduct heat so the bumps do not crack.Lớp epoxy cách điện được cho chảy vào khe giữa flip chip và substrate sau khi hàn. Nó làm chắc mối hàn, phân tán ứng suất và giúp dẫn nhiệt để các bump không bị nứt.

United Microelectronics Corporation (UMC)

Taiwanese foundry in Hsinchu that makes chips for other companies on mature processes rather than the leading edge. Founded in 1980 as a spin-off of Taiwan's Industrial Technology Research Institute (ITRI), it was Taiwan's first IC company.Foundry Đài Loan ở Tân Trúc (Hsinchu), sản xuất chip cho các công ty khác trên các quy trình đã hoàn thiện thay vì quy trình tiên tiến nhất. Thành lập năm 1980, tách ra từ Viện Nghiên cứu Công nghệ Công nghiệp (ITRI) của Đài Loan, đây là công ty vi mạch đầu tiên của Đài Loan.

Universal Chiplet Interconnect Express (UCIe)

An open standard for linking chiplets in one package, so dies from different vendors work together. Launched in March 2022 by Intel, AMD, Arm, ASE, Google Cloud, Meta, Microsoft, Qualcomm, Samsung and TSMC; version 3.0 followed in 2025.Chuẩn mở để nối các chiplet trong cùng một package, giúp die của các hãng khác nhau làm việc với nhau. Ra mắt tháng 3/2022 do Intel, AMD, Arm, ASE, Google Cloud, Meta, Microsoft, Qualcomm, Samsung và TSMC khởi xướng; phiên bản 3.0 ra đời năm 2025.

VSAP Lab (VSAP LAB)

Vietnamese start-up in Đà Nẵng building a research and pilot line for advanced chip packaging (a lab-fab), for prototypes and small runs.Công ty khởi nghiệp của Việt Nam tại Đà Nẵng, đang xây một dây chuyền nghiên cứu và sản xuất thử cho đóng gói tiên tiến (lab-fab), để làm mẫu thử và các lô nhỏ.

Wafer

A thin disc of semiconductor, usually crystalline silicon (gallium arsenide, indium phosphide or silicon carbide for some photonic and power chips), on which hundreds of chips are built at once, then cut apart.Lát mỏng vật liệu bán dẫn, thường là silicon tinh thể (một số chip quang tử và chip công suất dùng gallium arsenide, indium phosphide hay silicon carbide), trên đó hàng trăm con chip được chế tạo cùng lúc rồi mới cắt rời.

Wafer-level chip-scale package (WLCSP)

A package made while the dies are still on the wafer: redistribution traces and solder balls are added directly on each die's surface before the wafer is cut, leaving a finished package about the size of the die.Kiểu đóng gói được làm ngay khi die còn nằm trên wafer: các đường dây của lớp đi dây lại (RDL) và bi hàn được tạo ngay trên bề mặt từng die trước khi cắt wafer, nên package hoàn chỉnh có kích thước xấp xỉ die.

wafer-level packaging (WLP)

Building the package's wiring and solder balls on a whole wafer at once and cutting it apart only at the end. In fan-in the wafer is the chip's own and the package is about the size of the die; in fan-out, cut dies are set in molding compound on a new wafer, and the wiring spreads past each die's edges.Làm lớp dây dẫn và bi hàn của package trên cả một tấm wafer cùng lúc, đến cuối mới cắt rời. Ở kiểu fan-in, đó là chính wafer của con chip và package to xấp xỉ die; ở kiểu fan-out, các die đã cắt được đặt trong lớp nhựa bọc (molding compound) trên một wafer mới, và dây dẫn trải ra quá mép die.

wafer-to-wafer (W2W)

Bonding two whole wafers together before cutting, rather than single dies. It is fast and precise, but one bad die ruins its partner, which can lower yield.Ghép hai wafer nguyên tấm với nhau trước khi cắt, thay vì từng die. Cách này nhanh và chính xác, nhưng một die lỗi làm hỏng cả die ghép cùng, có thể kéo yield xuống.

wire bonding

Connecting a die's pads to its package or board with fine wires of gold, copper, aluminium or silver, each welded at both ends. It still assembles most chip packages in the 2020s.Nối các pad của die với package hoặc bo mạch bằng sợi dây mảnh bằng vàng, đồng, nhôm hay bạc, mỗi sợi hàn ở cả hai đầu. Đến những năm 2020, phần lớn package chip vẫn lắp ráp theo cách này.

X-Cube

Samsung Foundry's 3D packaging technology, announced in August 2020 as a 7 nm test chip stacking SRAM on logic with through-silicon vias. Its current page lists a microbump version, with a bump-less copper version under development. It competes with TSMC's SoIC.Công nghệ đóng gói 3D của Samsung Foundry, công bố tháng 8/2020 dưới dạng chip thử 7 nm xếp chồng SRAM lên logic bằng via xuyên silicon (TSV). Trang hiện nay của Samsung nêu một phiên bản dùng microbump, còn phiên bản đồng với đồng không cần bump đang được phát triển. Đây là đối thủ của SoIC của TSMC.

Xilinx

Maker of programmable chips (FPGAs) and adaptive SoCs, which AMD acquired in February 2022.Hãng làm chip lập trình được (FPGA) và adaptive SoC, được AMD mua lại vào tháng 2/2022.

Yangtze Memory Technologies (YMTC)

Chinese maker of 3D NAND flash memory, headquartered in Wuhan and founded in 2016. The US added it to its Entity List in December 2022, so exports of US-regulated items to it need a licence that is presumed to be denied.Hãng Trung Quốc sản xuất bộ nhớ 3D NAND flash, trụ sở ở Vũ Hán, thành lập năm 2016. Tháng 12/2022, Mỹ đưa hãng vào Danh sách thực thể (Entity List): xuất khẩu hàng hóa thuộc diện kiểm soát của Mỹ sang hãng phải có giấy phép, và giấy phép mặc định bị từ chối.

Yield tỷ lệ thành phẩm

The fraction of chips on a wafer that work. It falls as defect density and chip area rise.Tỷ lệ chip hoạt động được trên một wafer. Tỷ lệ này giảm khi mật độ khuyết tật tăng và khi chip lớn hơn.